



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 06097208

(43)Date of publication of application: 08.04.1994

(51)Int.Cl.

H01L 21/52
H05K 9/00

(21)Application number: 04247496

(71)Applicant:

FUJITSU LTD

(22)Date of filing: 17.09.1992

(72)Inventor:


BABA SHUNJI
KUSAYA TOSHIHIRO
KADOI KAZUHISA
NAKAMURA NAOKI
SASAKI YASUNORI
KIRA HIDEHIKO
KAINUMA NORIO

(54) SEMICONDUCTOR CHIP MOUNTING STRUCTURE

(57)Abstract:

PURPOSE: To improve the reliability of semiconductor finished articles by having appropriate mounting structure of a semiconductor chip used when it is mounted on a substrate.

CONSTITUTION: In the mounting structure of a semiconductor chip which is manufactured by fixing the semiconductor chip 1 and a substrate 3 using a bonding agent 6, the semiconductor chip 1 is mounted on the substrate 3 by joining a shield layer 2, consisting of metal foil which is provided covering the chip-mounted zone α formed on the surface of the substrate 3, a semiconductor chip 1 to be mounted on the chip-mounting zone α through the intermediary of the bonding material 6 applied on the surface of the shield layer 2.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-97208

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl.⁵

H 0 1 L 21/52

H 0 5 K 9/00

識別記号

庁内整理番号

F I

技術表示箇所

A 7376-4M

R 7128-4E

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号 特願平4-247496

(22)出願日 平成4年(1992)9月17日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 馬場 俊二

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 草谷 敏弘

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 角井 和久

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一

最終頁に続く


(54)【発明の名称】 半導体チップの実装構造

(57)【要約】

【目的】 半導体チップを基板に実装する際に適用される半導体チップの実装構造に関し、半導体製品の信頼性向上を目的とする。

【構成】 半導体チップ1と基板3を接着剤6で固定して製造される半導体チップの実装構造において、前記基板3の表面に設定されたチップ搭載ゾーン α を覆う形で設けられた金属箔より成るシールド層2と、当該チップ搭載ゾーン α に実装される半導体チップ1と、を前記シールド層2の表面に塗布した接着材6を介して接合することによって前記半導体チップ1を基板3に実装することを特徴とする。

本発明の一実施例を示す模式的側断面図



【特許請求の範囲】

【請求項1】 半導体チップ(1)と基板(3)を接着剤(6)で固定して製造される半導体チップの実装構造において、

前記基板(3)の表面に設定されたチップ搭載ゾーン

(α)を覆う形で設けられた金属箔より成るシールド層(2)と、

当該チップ搭載ゾーン(α)に実装される半導体チップ(1)と、

を前記シールド層(2)の表面に塗布した接着材(6)を介して接合することによって前記半導体チップ(1)を基板(3)に実装するよう構成されてなることを特徴とする半導体チップの実装構造。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は接着材を使用して半導体チップを基板に実装する半導体チップの実装構造に関する。

【0002】

【従来の技術】従来は、基板側の半導体チップ搭載ゾーンに接着剤を直接的に転写する、或いは印刷する等の方法で塗布した後、その上に半導体チップを載置し、接着剤を硬化させることによってこの半導体チップを基板に実装していた。

【0003】

【発明が解決しようとする課題】しかしながら、上記従来の方法で半導体チップを基板に実装すると下記に示すような障害が発生する。

【0004】①、基板の表面には凹凸があるため、基板側の半導体チップ搭載ゾーンに接着剤を塗布する過程で空気を巻き込む可能性がある。接着剤の中に空気の気泡が介在すると接着力が低下して半導体チップが基板から剥がれ易くなる。

【0005】②、この方式は接着剤と基板が直接的に接触する方式であることから、基板内に含まれている水分を接着剤が吸収する可能性がある。接着剤の中に水分が介在していると電極間の短絡事故や半導体チップの腐食事故等が発生し易い。

【0006】本発明は、基板側の半導体チップ搭載ゾーンにシールド層を形成することにより、接着剤内に空気が巻き込まれる現象と基板内に含まれている水分が接着剤側へ浸透する現象を回避して製品の信頼性向上を可能にした半導体チップの実装構造を実現しようとするものである。

【0007】

【課題を解決するための手段】本発明による半導体チップの実装構造は、図1に示すように、基板3の表面側に設定されたチップ搭載ゾーン α を覆う形で設けられた金属箔より成るシールド層2と、当該チップ搭載ゾーン α に実装される半導体チップ1と、を前記シールド層2の

表面に塗布した接着材6を介して接合することによって前記半導体チップ1を基板3に実装する実装構造をその特徴とする。

【0008】

【作用】基板3側のチップ搭載ゾーン α に形成されるこのシールド層2は、気体、液体等を透過させない金属箔によって構成されていることから、基板3内に含まれている空気や水分等が接着剤6側へ浸透するのを効果的に遮断する。このため、この実装構造を適用すると、空気や水分によって接着剤6の接着力が低下する現象や電極間の短絡事故、或いは半導体チップ1が腐食する等の現象は的確に回避される。

【0009】

【実施例】以下実施例図に基づいて本発明を詳細に説明する。図1は本発明の一実施例を示す模式的側断面図、図2は本発明に用いる基板の基本構成を示す模式的斜視図、図3は本発明の他の実施例を示す模式的側断面図をそれぞれ示す。

【0010】本発明による半導体チップの実装構造は、図1に示すように、基板3側に設けられたチップ搭載ゾーン α に金属箔から成るシールド層2を形成すると共に、チップ搭載ゾーン α 上に形成されたこのシールド層2と半導体チップ1を接着剤6で接合して当該半導体チップ1を前記基板3に実装することを構造上の特徴とする。図中、4は半導体チップ1側に設けられたチップ側電極、5は基板3側に設けられた基板側電極、7はチップ側電極4と基板側電極5を電気的に接続するワイヤをそれぞれ示す。

【0011】このシールド層2は例えば銅箔等の金属箔によって構成されていることから表面が滑らかで凹凸がない。このため、接着剤6を塗布する時に空気を巻き込む危険性が極めて少ない。また、このシールド層2を設けたことによって基板3の内部に含まれている水分が接着剤6側へ浸透する現象も的確に回避される。このため、これら空気や水分的作用によって接着剤6の接着力が低下する現象や電極間の短絡事故、或いは半導体チップ1が腐食する現象等は的確に回避される。

【0012】図2は本発明に用いる基板の基本構成を示す模式的斜視図である。図2に示すように、この基板3のチップ搭載ゾーン α には金属箔より成るシールド層2が設けられている。このシールド層2は基板側電極5を形成する工程でこれら各基板側電極5と同時に形成するのが最も効率的である。本実施例では基板側電極5を銅箔で形成しているのでこのシールド層2も銅箔である。

【0013】図3は本発明の他の実施例を示す模式的側断面図である。この実施例は半導体チップ1側のチップ側電極4と基板3側の基板側電極5をバンプ8（このバンプ8は通常“金”を用いて製作される）で接続する場合に適用される。この例ではシールド層2以外部分にも接着剤6が塗布されることになるので空気や水分が接

着剤6内に浸透する可能性が無いとはいえない。しかしながら、この場合でも、シールド層2を設けたことによって接着剤6と基板3が接触する部分の面積は必然的に縮小されるのでこのシールド層2を設けたことによる効果は大である。


【0014】この半導体チップの実装構造は、接着剤6内に空気が巻き込まれる現象と基板3内に含まれている水分が接着剤6内に浸透する現象がシールド層2を設けたことによって防止されることから、この構造を適用すると高性能の半導体製品を極めて効率的に製造することが

【0015】

【発明の効果】以上の説明から明らかなように、本発明による半導体チップの実装構造は、基板側に設けたシールド層の作用によって半導体チップを基板に接合する接着剤内に空気が巻き込まれる現象と、基板内に含まれている水分が接着剤内に浸透する現象が極めて効率的に排除されることから、この構造を適用して製造された半導


【図1】

本発明の一実施例を示す模式的側断面図



【図3】

本発明の他の実施例を示す模式的側断面図



体製品は極めて信頼性が高い。

【図面の簡単な説明】

【図1】 本発明の一実施例を示す模式的側断面図である。

【図2】 本発明に用いる基板の基本構成を示す模式的斜視図である。


【図3】 本発明の他の実施例を示す模式的側断面図である。

【符号の説明】

- 10 1 半導体チップ
- 2 シールド層
- 3 基板
- 4 チップ側電極
- 5 基板側電極
- 6 接着材
- 7 ワイヤ
- 8 パンプ
- α チップ搭載ゾーン

【図2】

本発明に用いる基板の基本構成を示す模式的斜視図



フロントページの続き

(72)発明者 中村 直樹
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(72)発明者 佐々木 康則
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内

(72)発明者 吉良 秀彦
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(72)発明者 海沼 則夫
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内